英伟达资深专家谈CPO,附126页PPT!

AI数据中心正在变得越来越大，但真正让整个系统继续扩展的，已经不只是GPU本身。

当数以万计甚至数十万颗GPU被连接在一起，芯片之间的数据交换开始成为一个绕不开的问题。计算能力可以通过增加GPU数量不断提升，但数据如何在这些芯片之间高效传输，却没有那么容易。

这也是为什么，光互连正在成为AI基础设施中越来越重要的一环。

在IEEE Photonics Society十月份的一场技术演讲中，NVIDIA资深架构师Daniel Kuchta围绕HPC、高性能数据中心和AI应用，系统梳理了光收发器共封装（Co-Packaged Optics，CPO）的发展。他不仅介绍了CPO的技术原理，也回顾了IBM、Intel、Broadcom、Cisco、Marvell以及NVIDIA等企业的相关探索。

这场演讲有一个值得注意的判断：CPO并不是简单地把光模块搬到芯片旁边，而是要重新考虑计算芯片、SerDes、电气接口和光引擎之间的关系。

AI算力增长，首先给互连带来了压力

从演讲展示的数据来看，过去几十年，计算能力的增长一直在推动通信带宽同步提升。但最近几年，AI训练和推理所需要的计算资源增长速度明显加快。

演讲中引用的研究数据显示，AI训练计算量曾经大约每两年翻一番，而近年来这一周期已经缩短到约五个月。与此同时，单颗AI芯片的计算性能也在快速提升。

这意味着，数据中心不再只是把更多服务器放进机房那么简单，而是需要让更多GPU以更高带宽、更低延迟的方式协同工作。

Kuchta在演讲中用了一个很直接的表述：数据中心就是计算机，而网络定义了数据中心。

这句话背后是数据中心网络结构的变化。

传统数据中心网络通常采用Fat Tree（胖树）架构，主要解决服务器与外部网络之间的通信问题。但在AI训练集群中，GPU之间需要频繁交换数据，东西向流量（机器与机器之间的通信）变得非常重要。

演讲引用的资料指出，东西向流量可以占到数据中心流量的75%。对于大规模AI集群来说，网络不仅要提供足够的带宽，还需要尽可能降低通信过程中的延迟和功耗。

以NVIDIA GB200 NVL72为例，72颗Blackwell GPU和36颗Grace CPU组成一个机架级计算系统，GPU之间通过NVLink连接，整个NVL72域内的GPU带宽达到130TB/s。机架采用铜背板连接，整机架功耗达到120kW。

当计算系统继续向更大规模扩展，芯片与芯片之间的互连就会遇到新的限制。

铜互连为什么越来越难？

目前，数据中心内部仍然大量使用铜互连。对于距离较短的连接，铜缆具有成本和功耗方面的优势，而且技术成熟，部署和维护也相对容易。

但问题在于，随着传输速率不断提高，电信号在PCB走线和铜缆中的损耗越来越明显。为了保证信号质量，系统需要使用均衡电路，包括发送端的FFE和接收端的DFE，同时还要配合SerDes、时钟恢复等电路。

传输距离越长，信号处理的复杂程度通常也越高。

传统可插拔光模块解决了长距离高速传输的问题，但光模块与交换芯片、GPU之间仍然需要经过一段高速电气连接。对于超过10厘米的电气传输线路，驱动成本和功耗可能变得相当可观。

Kuchta在演讲中展示了交换芯片过去20年的发展趋势：虽然随着CMOS工艺进步，单位比特传输能耗一直在下降，但下降速度已经不足以抵消总带宽增长带来的功耗增加。I/O功耗相对于计算核心功耗正在变得越来越突出。

这也是CPO受到关注的直接原因。

CPO的基本思路，是将光引擎放到交换芯片或计算芯片附近，尽可能缩短芯片到光引擎之间的高速电气连接。

这样一来，电信号不需要再经过较长距离的PCB走线，就可以在更靠近芯片的位置完成电光转换。

从封装位置来看，光引擎可以有不同的集成方式。演讲第36页将其分为三种：In-Package、Co-Package和Near-Package。

其中，In-Package将光引擎放在封装内部，采用约30微米的互连间距；Co-Package位于多芯片封装基板上，间距约150微米；Near-Package则更接近传统板级集成，间距约350微米。

光引擎越靠近主芯片，电气连接距离越短，I/O能耗也越低。演讲给出的关系是：In-Package低于Co-Package，而Co-Package又明显低于Near-Package。

但这并不意味着越靠近芯片就越容易实现。光引擎距离主芯片越近，面临的电气带宽密度和温度要求也越高。更细间距的BGA还需要更多信号层和更精细的布线，同时可能带来更高的传输损耗。

因此，CPO实际上是封装、芯片设计和光器件技术共同面对的问题。

CPO并不是只有硅光一条路线

这也是这场演讲中比较有意思的部分。

目前讨论CPO时，很多人首先想到的是硅光（Silicon Photonics，SiPh）。但Kuchta在演讲中专门梳理了VCSEL和硅光两条路线的发展。

VCSEL，即垂直腔面发射激光器，主要工作在850nm波段，通常与多模光纤（MMF）配合使用。硅光则通过硅基光子器件实现光信号的调制和传输，通常需要配合外部激光光源。

两者在器件结构、光纤类型、封装方式和系统设计方面都有明显区别。

从历史来看，CPO并不是最近几年才出现的概念。演讲回顾了IBM Power 775系统的早期商业化应用，以及后续硅光共封装技术的发展。

IBM在2010年前后展示的Power 775采用了大量光互连，系统中使用672根光纤，每根光纤速率为10Gbps，双向带宽达到3.4Tbps。此后，VCSEL和硅光共封装方案都出现了新的产品和工程实践。

在VCSEL路线方面，演讲列举了Ultra Communications、Furukawa、Fujitsu、HPE以及IBM/Coherent等企业的相关探索。

其中一个板级安装的VCSEL光收发器方案，封装尺寸只有10mm×8mm，最多支持12个通道，采用850nm VCSEL和多模光纤，工作温度达到95℃，每通道速率为32Gbps，50G和112G方案也在开发中。

更值得关注的是，演讲还展示了2026年出现的32通道VCSEL NPO/CPO方案。其单通道速率达到106—128Gbps，采用850nm VCSEL和光电探测器，能效为1.4pJ/bit，封装尺寸为17mm×25mm，并采用4个MPO16光接口。

这说明VCSEL并没有因为硅光的发展而退出竞争，反而在高速、短距离、紧凑型光互连中继续寻找机会。

硅光路线同样在快速推进。

演讲列举了Intel、Broadcom、Cisco、Ranovus、Marvell、Wistron和NVIDIA等企业的相关产品和技术探索。

其中，Marvell在2024年展示了由4个1.6T光引擎组成的CPO方案，使用64根光纤，每根光纤对应200G传输能力。

NVIDIA在2025年的方案则展示了更大的集成规模：18个1.6T CPO光引擎，配合288根200G光纤，整个封装的总带宽达到28.8T。

演讲还介绍了NVIDIA的两种CPO封装思路。

一种采用插座式设计，光引擎通过尾纤连接，配合外置激光器；另一种采用多芯片封装，使用可拆卸光纤连接器，同样采用外置激光器。

在硅光技术方面，演讲提到了微环调制器（MRM）、3D堆叠硅光引擎以及与台积电工艺相关的技术合作。

从这些方案可以看出，CPO并不是单纯追求把光引擎做得更小，而是在探索如何将更多光学通道集成到交换芯片周围，同时解决光纤连接、激光供给和后期维护的问题。

CPO真正的难题，还在可靠性和成本

如果只看带宽和功耗，CPO的吸引力相当明显。但Kuchta并没有回避这项技术过去几年遇到的问题。

他在演讲中专门回顾了2019年前后CPO行业的一轮热潮，并给出了自己的判断：共封装光学技术比想象中更难。

其中一个重要原因，是产业生态尚未成熟。

传统可插拔光模块已经形成了成熟的器件、封装、测试和维护体系，而CPO需要交换芯片厂商、光器件企业、封装厂和系统厂商共同配合。不同企业之间如何分工，最终产品的良率由谁负责，出现故障后如何维修，都不是单一器件可以解决的问题。

尤其是可靠性。

对于传统可插拔光模块而言，出现故障后可以直接更换模块。但CPO的光引擎与主芯片高度集成，如果光引擎发生故障，是否需要更换整个封装？能否实现故障隔离？是否可以在不影响系统运行的情况下进行维修？

这些问题都需要解决。

激光器的冗余设计也是重要环节。即使采用外置激光器，也不能忽略激光源本身的可靠性和冗余需求。

此外，封装厂还需要解决良率、组装流程和专业能力问题。对于CPO而言，光学器件与先进封装工艺之间的配合，远比传统光模块复杂。

标准化同样需要时间。演讲指出，相关标准和多源协议的形成通常需要两年以上，因此在早期阶段，厂商之间可能先出现各自的专有解决方案。

值得注意的是，Kuchta认为，CPO的价值不只是降低功耗。

首先，它可以缓解大型ASIC的封装引脚限制。随着交换芯片带宽增加，封装边缘能够提供的高速I/O数量可能成为瓶颈。CPO允许光学I/O从封装两侧引出，为系统提供更大的带宽空间。

其次，CPO能够减少高速SerDes的使用。如果芯片和光引擎之间的距离足够短，就不再需要传统长距离电气连接所需要的高功耗SerDes。

不过，他特别强调，想要真正获得功耗收益，主芯片本身也必须针对CPO进行重新设计。简单地把原本为可插拔光模块设计的ASIC换成CPO封装，并不一定能够实现最佳效果。

从更长远来看，CPO还可能让芯片厂商在相同功耗约束下增加更多功能，例如增加交换端口，或者为芯片提供更多内存接口。

这也是CPO可能改变未来计算系统设计方式的地方。

下一阶段，CPO需要跨过能效和成本两道门槛

在演讲最后，Kuchta给出了两个值得关注的数字：未来CPO技术需要将光互连能效降低到1pJ/bit以下，同时将成本降到每Gbps 5美分以下。

这两个指标并不容易实现。

演讲中引用的HPC网络能耗分析显示，传统光互连的能耗大约为5—10pJ/bit，而超大规模计算系统对I/O功耗的要求更加严格。对于AI系统而言，花在数据传输上的电力，就意味着留给计算的电力减少。

成本方面，演讲引用的HPC网络模型甚至提出，光链路成本需要达到5美分/Gbps的水平，才有可能满足相应的系统经济性要求。

这也解释了为什么CPO不能仅仅追求技术性能，还必须考虑大规模制造和维护成本。

Kuchta对当前产业阶段的判断也比较值得玩味：CPO已经走过了此前的概念炒作高峰，正在进入逐渐看清技术价值和实际应用路径的阶段。

他还特别提到，ELSFP是上一轮CPO发展过程中一个有价值的成果，VCSEL和硅光两条路线都有企业在持续推进，而NPO技术也在重新受到关注，尤其是基于VCSEL的方案。

这意味着，未来光互连的演进未必只有一种封装方式。可插拔、NPO和CPO可能会在不同应用场景中长期共存。

但有一点已经越来越清楚：AI计算规模的增长，正在迫使数据中心重新审视芯片之间的数据传输方式。

过去，光模块更多是解决服务器之间的远距离通信问题；现在，光引擎开始向交换芯片、GPU乃至计算封装内部靠近。

从这个角度看，CPO真正重要的意义，并不只是让光模块离芯片更近，而是让光互连开始成为计算芯片架构和封装设计的一部分。