信号完整性与电源完整性学习笔记 Day 14:平面电容与PDN谐振
- 2026-11-07 06:50:56
这是30天学习计划的第14天。昨天我们学习了分立去耦电容的选型与布局，知道了“位置比容值更重要”。但是，无论我们把电容放得多近、选得多好，芯片要跑到 GHz 级别，分立电容的 ESL 依然会使其失效。今天，我们将认识 PDN 中一位“隐形的守护者”——平面电容，以及 PDN 设计中必须面对的恶魔——谐振（Resonance）。
一、平面电容：免费的天然去耦资源
在 PCB 叠层中，电源平面和地平面通常是相邻的。这两块巨大的铜箔，中间隔着薄薄的介质（FR4 或高速材料），在物理结构上构成了一个天然的平行板电容器。
你不需要花一分钱去买这个电容，它是 PCB 叠层设计的天然产物。只要把电源和地平面靠在一起，你就获得了一个面积巨大、寄生电感极小的超级电容。
1.1 平面电容的计算公式
根据平行板电容公式：
其中：
ε0：真空介电常数
εr：介质的介电常数（Dk）
A：平面对应的面积（m²）
d：电源平面和地平面之间的间距（m）
总结：
面积越大，电容越大：整块板子的电源/地平面面积通常很大。
间距越小，电容越大：这是最关键的变量。间距减小一半，电容增大一倍。
1.2 平面电容的工程估算
假设使用普通的 FR4 材料（εr≈4.4），平面间距为 4 mil（约 0.1 mm），我们可以估算单位面积的平面电容：
也就是说，一块 10 inch × 10 inch 的板子，平面电容大概在 10 nF 左右。
这听起来似乎不大？ 的确，10 nF 的容值远远比不上我们昨天说的 100 nF MLCC。但是，平面电容的杀手锏不是“容值大”，而是“电感极小”。
1.3 为什么平面电容对高频如此重要？
在之前的学习中，我们反复强调一个公式：
分立电容（MLCC）因为有焊盘、过孔和引脚，ESL 通常在几百 pH 到 1 nH 之间。这使得它们的自谐振频率（SRF）往往在几百 MHz 就封顶了，再往上就变成了电感。
而平面电容呢？
电流直接在两个巨大的铜平面之间垂直流动
路径极短，几乎没有过孔和引脚
因此，平面电容的 ESL 极低，自谐振频率极高（通常在 500 MHz 甚至数 GHz 以上）。
结论：
在 GHz 频段，分立电容已经“阵亡”（变为感性），而平面电容依然保持着纯净的容性，为芯片提供最后一道高频去耦防线。
二、PDN谐振：低阻抗道路上的“拦路虎”
PDN 的终极目标：在从 DC 到数 GHz 的范围内，PDN 阻抗必须低于目标阻抗（Ztarget）。然而，现实是残酷的。PDN 并不是一个纯电阻，而是由无数个 R、L、C 组成的网络。这就不可避免地会产生谐振。
2.1 谐振是怎么产生的？
当电感（L）和电容（C）并联时，在特定的频率下，它们会发生并联谐振：
在谐振频率点：
电容的容抗与电感的感抗相互抵消
导致并联结构的总阻抗达到最大值（出现一个阻抗尖峰）
2.2 为什么 PDN 中有那么多谐振？
因为 PDN 包含了大量的 L 和 C：
VRM 与体电容：VRM 的环路电感与板级大电容构成低频谐振。
分立电容与平面：去耦电容的 ESL 与平面电容（或其它电容的 C）构成中高频谐振。
平面本身的谐振：电源平面和地平面构成的腔体，会在特定的频率下产生驻波谐振（类似于微波谐振腔）。对于尺寸较大的板子，平面谐振频率可能在几百 MHz 到 1 GHz 之间。
2.3 PDN 谐振的危害
回顾 PDN 的噪声公式：
如果芯片产生的瞬态电流（Itransient）中，恰好包含与 PDN 谐振频率相同的频率成分（例如时钟频率的谐波），那么在这个谐振频点上，PDN 的阻抗极高，就会激发出巨大的电压噪声。
典型现象：
板子在某个特定频率（如 300 MHz）辐射严重（EMI测试过不了）。
芯片在跑某些特定程序（负载周期性变化）时，出现随机死机或误码。
三、如何抑制 PDN 谐振？
既然谐振是因为 L 和 C 产生的，解决思路就必须从降低 Q 值（增加阻尼）或改变谐振频率入手。
3.1 引入阻尼电阻（增加 ESR）
在理想的 LC 并联谐振中，如果不加阻尼，阻抗峰值会趋向于无穷大。实际中，电容的 ESR 和电路的损耗会提供一定的阻尼。
设计策略：
故意选择ESR 适中的电解电容或钽电容作为体电容，利用它们的 ESR 来压低低频段的谐振峰值。
对于高频谐振，可以使用RC 阻尼电路（电阻与电容串联后接到地），消耗谐振能量。
3.2 采用“解耦电容网络”填平谷底
不同容值的电容组合会产生反谐振（Anti-Resonance）。这本身就是一种 PDN 谐振。
设计策略：
确保不同容值电容的自谐振频率相互重叠，阻抗曲线平滑过渡。
避免使用具有高 Q 值（极低 ESR）的电容随意并联，这会加剧反谐振峰。
用平面电容或低 ESL 电容（如 0201 封装）在 GHz 频段进行“补位”。
3.3 优化平面腔体（避免平面谐振）
如果板子尺寸（平面长宽）与某个频率的波长匹配，就会发生平面谐振。
设计策略：
使用缝合过孔（Stitching Vias）：在电源和地平面之间密集地打上过孔。这相当于在谐振腔中增加了短路点，破坏了驻波的形成。
在板子边缘布置去耦电容或阻尼电阻，将边缘的谐振能量吸收掉。
合理分割平面（但要注意，分割平面会破坏信号的返回路径，需谨慎使用）。
